下一代数据中心，不拼芯片？

公众号记得加星标??，第一时间看推送不会错过。

随着人工智能重塑各行各业，它对算力的巨大需求也正在从根本上重构数据中心架构。尤其是在大规模的训练和推理任务中，AI工作负载正不断挑战GPU和加速器的极限，对连接计算、内存和存储的互连技术提出前所未有的要求。这些由光纤与铜线构成的“神经网络”，如今和处理器本身一样重要。

在全球最先进的数据中心中，AI基础设施已不再是由孤立服务器构成，而是需要庞大、紧密耦合的计算集群，共同作为一个统一系统运作。这种从孤立计算向互联智能的转变，推动了AI互连技术的下一阶段演进。

AI互连层级图谱

AI架构的互连体系结构类似于内存系统的层级体系——按连接距离、带宽、延迟和功耗进行划分。在底层，是Scale-up互连:它指的是在托盘或机架内直接连接GPU和AI加速器的高性能、超低延迟链路。随着AI模型和训练集群的扩展，Scale-out网络接棒，连接多个机架、通道甚至整座数据中心。再往上，则是数据中心互连(DCI)，它将不同园区乃至不同地理位置的数据中心连接起来。

每一层都面临独特的挑战与技术需求。要满足这些需求，需要一整套专门打造的光学与电气技术，以确保各层级的性能、能效与可扩展性。

Scale-up:从铜缆到集成光学

在Scale-up层，目标是在最低延迟下连接GPU和XPU。该层传统依赖铜线解决方案，例如PCB上的导线或无源铜缆，但这类方式已接近物理极限。随着互连速度提升至200Gbps甚至更高，铜线在传输距离、信号完整性和功耗方面逐渐受限。

解决方案来自光学技术。新兴的线性可插拔光学技术正在机架内部扩展带宽，同时维持铜线的能效。LPO通过将信号处理任务转移至主机芯片，并协同设计电气与光学元件，实现功耗更低、延迟更小的即插即用光学替代方案。

如果需要更紧密的集成，近封装光学与共封装光学(CPO)技术将光学组件直接放置在XPU封装旁或封装内部。这种方式几乎消除了XPU与光引擎之间的电气链路，不仅降低功耗，还提升带宽密度。特别是CPO，有望将集群规模从几十个XPU扩展到数百甚至上千个，且性能更可预测、系统功耗更低。

Scale-out:AI的光学“织布机”

当AI集群从单个机架扩展到多个排布和单元时，Scale-out互连成为将整个系统编织起来的“光学织布机”。这一层的互连多依赖于PAM4调制的光DSP，要求在数十到数百米距离上提供超高带宽、低延迟和高可靠性。

今天，PAM4 DSP是全球最先进的以太网与InfiniBand网络的核心，使AI工作负载可以在交换机与节点之间无缝流动。随着带宽需求每两年翻一番，DSP正不断进化——走向3nm制程、每通道200Gbps信号速率，支持1.6Tbps光模块乃至更高带宽。

对于分布式AI园区，简化版相干光技术正在兴起。它比PAM4支持更远距离(2–20公里)，但成本与功耗又远低于传统的相干系统。运行于O波段的coherent-lite DSP可将园区内不同楼宇连接起来，帮助运营商突破单一设施内的功率与空间限制。

园区之外:数据中心互连

当AI集群超越园区范围，数据中心互连技术开始发挥作用，连接跨城市甚至跨洲的计算集群。相干ZR光学技术在此占据主导地位，例如800G ZR/ZR+模块可实现高达2500公里的多Tbps连接。

这些相干链路利用密集波分复用和先进调制技术最大化光纤利用率，是在保持实时性能与冗余性的同时，实现AI集群跨地域扩展的关键。

AI互连的未来:集成、光学、多样化

在AI时代，没有单一的互连技术可以满足所有需求。相反，铜线、LPO、CPO、PAM4、coherent-lite与coherent ZR等技术将共同构建一套分层、优化、针对性强的互连体系。

它们的共同目标是:打造一个可扩展、高能效、高性能的AI基础设施。转向光学互连的趋势正加速蔓延至每一层，不仅是为了带宽，还为了解决功耗、散热与带宽密度这些在AI规模下至关重要的问题。

未来，芯片厂商、开发者与云服务运营商必须协作共创，把互连从“附属组件”变为系统架构的核心支柱。

随着AI继续飞速发展，我们可以清晰地看到，AI的未来不仅仅取决于更快的芯片，更取决于更强的连接能力。而在这场竞赛中，真正的赢家将是那些跳出硅片思维、拥抱光纤与新架构的人。

今天是《半导体行业观察》为您分享的第4107期内容，欢迎关注。

加星标??第一时间看推送，小号防走丢

求推荐

郑重声明：此文内容为本网站转载企业宣传资讯，目的在于传播更多信息，与本站立场无关。仅供读者参考，并请自行核实相关内容。